（合肥工業大學 計算機與信息學院，安徽 合肥 230009）
摘 要：以DDS和PLL基本原理為基礎分析了一種DDS和PLL組合結構的多環頻率合成器的設計方法。以PLLA產生大步進頻率，采用DDS激勵PLLB結構產生精細頻率，兩者結合后通過PLLC改善輸出信號的相位噪聲和雜散性能。使用Simulink中的各種模塊對DDS、PLL和DDS激勵PLL的多環系統進行建模和仿真。仿真結果表明，系統啟動大約4μs后，頻率鎖定。通過配置不同參數，可得到輸出帶寬內的任一頻率，頻率分辨率遠小于1Hz。
關鍵詞：DDS；PLL；多環結構；建模；Simulink仿真
中圖法分類號:TN924 文獻標識碼:A
Design and Simulation of Multi-loop Frequency Synthesizer Based on Simulink
Dou Jian-hua, Liu Shi-hu, Guo Ming-ming
(School of Computer and Information,Hefei University of Techology,Hefei Anhui 230009,China)
Abstract:Based on the basic theory about DDS and PLL,a design method of a multi-loop frequency synthesizer including the structure of DDS hybrid PLL is analysed.Its operation progress contains that the PLLA generates the bigger step frequency,and at the same time the structure of DDS hybrid PLL generates the less frequency,after mixing the two signals and filtering,the output signal improves the phase noise and stray within the help of PLLC.With the using of a variety of blocks in Simulink,it succeeds modeling and simulating the DDS,PLL,DDS hybrid PLL and the whole system.The results show that when the start time is about 4 μs,the output is locked.From the different parameters configuration,the different frequency can be obtained,and frequency resolution ratio is far less than 1Hz.
Key words:DDS；PLL；multi-loop system；modeling；Simulink-simulation
[1] 萬天才.頻率合成器技術發展動態[J].微電子學，2004（4）：366-376.
[5] 楊建軍.DDS+PLL組合系統及實例[J].電訊技術，2001（1）：72-75.
[8] 袁偉，葛臨東.DDS+PLL短波頻率合成器設計[J].微計算機與信息，2005（9）：139-141.
[9] 黃智偉.鎖相環與頻率合成器電路設計[M].西安：西安電子科技大學出版社，2008.
[10] 蔣濤，唐宗熙，張彪.一種基于DDS+PLL結構的頻率合成器的設計[J].電子測量與儀器學報，2009，23（10）：91-95.
[11] 馮源，鄒繼偉，陳衛.現代頻率合成技術的發展與趨勢[J].電子對抗，2010（3）：45-49.
[12] 劉彤.DDS/PLL頻率合成器在衛星數據通信中的應用[J].微波與衛星通信，1999（4）：34-37.
作者簡介：
劉世虎（1986-），男，碩士研究生，主要研究方向為通信與信息系統、數字通信。
竇建華（1954-），女，山東青島人，合肥工業大學副教授，碩士生導師，目前主要研究方向為信號分析與處理、射頻通信電路設計等。
