(北京理工大學  光電學院  北京  100081)
摘  要：在數字信號處理應用中，除法器是重要的計算模塊。相對于其它四則運算，除法的實現需要更加復雜的設計。本文在詳述了基二Non-Restoring 除法算法后，給出了具體的寄存器配置方案和計算流程。應用Xilinx ISE環境和Modelsim對方案進行了實現及驗證。

關鍵詞 ：除法器；FPGA；定點實數

Design of fixed real divider based on FPGA
　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　Li Shuo
(School of Optoelectronics, Beijing  Institute of Technology,Beijing 100081,China)

Abstract：In the field of digital signal processing ,divider is an important calculation module . Compared with other arithmetics ,the implementation of the division requires a more complex design . The paper details the radix-2 non restoring division algorithm. After then, the configuration of the registers and the flow of the calculation are given. The implementation of the scheme is under  Xilinx ISE environment .The verification of the implementation is through Modelsim.

Key words: divider；FPGA；fixed  real

參考文獻
　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　[]  Michael D.Ciletti. Verilog HDL高級數字設計[M].第二版.北京：電子工業出版社，2010.P715-740.
　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　[] 潘明,許勇.基于加減交替法除法器的FPGA設計與實現[J].微計算機信息,2008,24(92).P141-143.
　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　[]  R. Aguilar-Ponce, J. Tessier, A. Baker, C. Emmela. VLSI Architecture for An Object Change Detector for Visual Sensors[C]// SiPS 2005: IEEE Workshop on Signal Processing Systems - Design and Implementation. Piscataway, NJ 08855-1331, United States: Institute of Electrical and Electronics Engineers Inc,2005.P290-295.
　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　[]  Naofumi Takagi, Shunsuke Kadowaki and Kazuyoshi Takagi.A Hardware Algorithm for Integer Division[C]// 17th IEEE Symposium on Computer Arithmetic, ARITH-17 2005. Cape Cod, MA, United states: Institute of Electrical and Electronics Engineers Inc,2005.P140-146.
　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　
　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　
　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　作者簡介
李碩(1986-),漢族,生于北京,現為北京理工大學碩士研究生,研究方向為信號與信息處理。